扫码关注
- 全部
- 默认排序
纵观成功的电子产品，基本都要具备五个特点：一 性能稳定； 二 整体美观； 三 便于应用； 四 成本合理 ； 五 方便量产； 偏重哪一点，都不能称之为成功的产品。这五点都与pcb布局有关，换句话说，好的，合理的布局是要充分考虑以上五点的，，所以说布局是产品成功与否非常重要的一环。高速PCB设计中，布局更是重要，其合理性直接关系到后续的布线，信号传输的质量，EMI， EMC，ESD等问题，
硬件高手的网表妙招
网表也称网络表，顾名思义，就是网络连接和联系的表示，其内容主要是电路图中各个元件类型、封装信息、连接流水序号等数据信息。在使用Altium Designer进行PCB设计时，可以通过导入网络连接关系进行PCB的导入。当今几大主流PCB设计软件都支持Altium Designer格式网表导出，这也极大地提高了Altium Designer对其他类设计软件的兼容性，如图8-10所示。
我们在进行PCB设计之前需要在原理图中去绘制原理图，那么绘制原理图我们又需要去创建元件库，这个时候就有很多学员会问到这个问题了。就是在我们的元件库或者原理图中，管脚字体的大小该如何更改，以及字体的类型该如何进行更改？这个就是我们今天需要去解决的问题。
PCB设计：怎么显示与隐藏原理图库的PCB封装名称？ 答:这里我们分为两种情况进行分析，一种是在绘制原理图库的时候，怎么显示与隐藏元器件封装名称；另外一种是在绘制原理图的时候，怎么显示与隐藏元器件封装名称。 ① 绘制原理图库时隐藏PCB封装的操作步骤如下； 第一步，打开所要隐藏PCB封装名的库文件，点击菜单Options→Part Properties编辑属性；
PCB设计：检查线间距时差分间距报错的处理方法 为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC报告，难以分辨，如图12-23所示。
一、PADS8层DDR3 Fly-by拓扑结构视频课程详情本pads视频课程基于飞思卡尔 i.MX6 处理器的 8层PCB设计，重点介绍 DDR3 内存的设计思路，一共四颗 DDR3，采用菊花链（Fly-By）的拓扑结构。讲解了 DDR3 设计的信号 class分组，信号的同组同层布线、信号时序等长及常用规则注意事项、信号完整性、电源完整性的规划等。
我们在用allegro进行PCB设计完成以后，都需要对一组传输的总线进行时序等长，在做时序等长的时候，分为绝对传输延迟与相对传输延迟。绝对传输延迟，顾名思义，信号传输在PCB设计中都是有一个走线的长度，我们通过设置这个信号线传输的最大值与最小值，来实现等长的方法，就称之为绝对传输延迟。
我们知道作为PCB设计工程师我们在进行PCB设计之前都需要进行PCB封装的创建，但是对于一些新手工程师对于创建的封装的精准数据无法进行判断，并且对一些焊盘的补偿参数不是很明白，导致自己做出的封装只能满足打样或者无法使用的囧状。
我们来认识一下，这个是我们的PCBlist界面，当我们选中我们的器件的时候，我们上面有两个选择，当我们需要对应的器件的参数进行修改的时候，我们进行我们对应的器件的参数进行对应的一个个进行修改，
关于PCB设计中晶体晶振的布局和布线要求，布局要求：1、布局整体紧凑，一般放置在主控的同一侧，靠近主控IC。2、布局是尽量使电容分支要短（目的：减小寄生电容，）
